Konumuz, pspice programından yararlanılarak dijital kronometrenin tasarlanması ve analizinin yapılması.
Dijital kronometre için öncelikle bir sayıcı devresi ve bu sayıcı devresinin senkron bir şekilde tetiklenmesi gerekmektedir. Ayriyetten sayıcılar gerekli konumlarda resetlenmeli ve başa dönebilmelidir. Çünkü burada iki farklı sayıcı kullanmak zorundayız. Hem Mod10 hem de Mod6 sayabilecek bir entegre olmalıdır. Bu şekilde bir sayıcı entegresi olmayacağı için gerekli tasarlamaların yapılması gerekmektedir. Aynı zamanda bu devrenin çok senkron bir şekilde kare dalga osilatör ile tetiklenmesi gerekmektedir.
Kronometre için gerekli olan birimler;
- Düzgün bir kare dalga osilatör
- Mod10 ve Mod6 sayan iki farklı sayıcı
-Display sürme katı
Kare Dalga Osilatör
Kare dalga osilatör çok farklı şekillerde elde edilebilir. Şebeke frekansı bölünüp kare dalgaya çevrilebilir. Yada 555 kare dalga üretici devre yada 7414 entegresi kullanılarak kare dalga elde edilebilir. Biz uygulaması ve ekonomikliği açısından 555 kare dalga üretici entegresini kullanacağız.
Bunun içinde gerekli hesaplamalar yapılarak osilatör çıkışımız 1 Hz ayarlanacaktır. Çünkü bizim kronometremizin en düşük sayma aralığı saniye kısmı olacaktır. Bu yüzden hesaplamalarımız 1 Hz e göre yapılacaktır. Bu osilatörün en iyi şekilde çıkış vermesi için olabildiğince kararlı olması gerekmektedir. Bu yüzden aşağıdaki devreyi kullanacağız.
Devrede tetikleme girişi ile eşik gerilim girişi birbirine kısa devre edilmiştir. C1 ve C2 kondansatörü R3 ve R4 dirençleri üzerinden şarj, R4 direnci ve 7 numaralı uç üzerinden toprağa deşarj olur. Kondansatörler R3 ve R4 direnci üzerinden şarj olurken çıkış yüksek gerilim seviyesindedir. Kondansatör şarj gerilimi 3/2 Vcc ‘ye ulaşınca 1 numaralı karşılaştırıcı çıkışı konum değiştirerek çıkışın düşük gerilim seviyesine çekilmesini sağlar. Kondansatörler R4 direnci üzerinden deşarj olmaya başlar. Kondansatör deşarj gerilimi 3/1 Vcc olunca 2 numaralı karşılaştırıcı konum değiştirecek ve çıkış yüksek gerilim seviyesine çekilecektir.
Çıkış geriliminin yüksek gerilim seviyesinde kalma süresi kondansatör geriliminin 3/1 Vcc ‘den 3/2 Vcc ‘ye kadar şarj olma süresidir. Bu süre, tH= 0,7×(R3+R4)×(C1+C2) olacaktır. Çıkışın düşük gerilim seviyesinde kalma süresi ise kondansatörün 3/2 Vcc‘den 3/1 Vcc ‘ye kadar deşarj olma süresidir. Yani ; tL=0,7×R4×(C1+C2) olacaktır.
Çıkış sinyalinin toplam peryodu, T= tH + tL = 0,7×(R3+2R4)×(C1+C2) olacaktır.
Frekans ise, f = 1 / 0.7x( R3 + 2R4 )x(C1+C2) olur.
Örnek:
R3=4.7K R4=10K ve C= C1+C2=680 pF olan devre için bir frekans hesaplaması yapalım.
Verilen değerleri ifadelerde yerine yazarsak,
tL = 0,7×R4+×C = 0,7×10K×680 pF = 4,76μs
tH= 0,7×(R3+R4)×C = 0,7×(10K+4,7K)× 680 pF = 6,99μs
T = tH + tL =6,99μs + 4,76μs
f =1/T = 85,1KHz
Bizim devremizde ise 1 Hz elde etmek için yapılan hesaplamalarda aşağıdaki gibidir.
f = 1 / 0.7x( R3 + 2R4 )x(C1+C2) R3 = 3.9K R4 = 68K olarak ayarlanmıştır.
f = 1 / 0.7x( 3.9 + 136 )x(10 + 0.01)x0.001 f = 1.02011 Hz olarak hesaplanmıştır.
●●●●●Daha sonra devreye takıldıktan sonra devre çıkışı tam 1 Hz olacak şekilde trimpotlar yardımıyla ayarlanarak net bir kare dalga çıkışı elde edilmiştir.
Mod10 ve Mod6 Sayıcı Katı
Elimizde Mod10 ve Mod6 sayıcılar bulunmadığı için bu sayıcıların tasarlanması gerekmektedir. Öncelikle sayıcıları J-K flip-flop lar ile tasarladık ancak devre çok karmaşık bir hal aldı. Bu yüzden devremizi 74393 Mod16 sayıcı entegresiyle tasarladık. Her entegre içinde iki adet Mod16 yukarı sayıcı bulunuyor. Bu yüzden her kat 60 sayacağı için ikişer adet Mod10 ve Mod6 tasarlanacaktır.
Bu yüzden ilk olarak birinci kısım Mod10 sayıcı olacak şekilde tasarlanmalıdır. Çünkü saniye kısmının birler basamağını oluşturmak zorundayız. Mod10 sayıcı elde etmek için birinci sayıcının D ve B çıkışları AND ile birleştirilerek aynı sayıcının clear girişine uygulanmaktadır. Aynı zamanda bu AND kapısı çıkışı bir sonraki kata clock olarak uygulanacaktır. Böylece Mod10 sayıcı yani saniye katının birler basamağı oluşturulmuş olur. Ancak sayıcılar düşen kenar tetikleme olduğu için, AND kapısı çıkışı bir sonraki kata clock olarak uygulanmadan önce terslenerek bir sonraki katın clock girişine uygulanmaktadır.
İkinci sayıcı ise saniye katının onlar basamağı olacağı için burada oluşturacağımız sayıcı Mod6 sayıcı olmalıdır. Mod6 sayıcı tasarlayabilmek için sayıcının C ve B çıkışları AND ile birleştirilerek aynı sayıcının clear girişine uygulanmaktadır Böylelikle de Mod6 sayıcı oluşturulmuş olmaktadır. Yani saniyenin onlar basamağı da oluşturulmuş olmaktadır. Bir önceki katta olduğu gibi AND kapısının çıkışı terslenerek bir sonraki kata clock olarak uygulanacaktır.
Böylelikle saniyenin her 60 sayışında (00-59) bir clock üretecek ve bir sonraki sayıcıya (3. sayıcı ) yani dakikanın birler basmağına clock sağlanmış olacak ve her 60 sayışta bir defa tetiklenecektir.
Dakika katı da aynı şekilde tasarlanarak iki adet Mod60 sayıcı elde edilmiş oluyor, ve bunlar birbirine kas kat bağlandığı için bir önceki hep bir sonraki için clock üretmektedir. Ve böylelikle bir birini tetikleyen iki adet Mod60 sayıcı tasarlanmış olmaktadır.
Aynı zamanda her sayıcının istediğimiz zaman resetlenebilmesi gerekmektedir. Bu da sayıcıların girişine gelen AND kapısı çıkışları 1 buton ile OR lanarak clear girişlerine uygulanırsa istediğimiz zaman sayıcıları resetleyebilmekteyiz. Butonun diğer ucuna +5V bağlanacaktır. Butona basıldığı zaman sayıcılar resetlenecektir. Bu da bize kronometremizi istediğimiz zaman resetleme imkanı sunmaktadır. Butona basıldığı zaman clear girişine +5V gelecektir. Clear girişi de High da aktif olduğu için butona basıldığı zaman sayıcılar resetlenecektir.
Her kat bir sonraki katın clock sinyali olduğundan sayıcımız senkron bir şekilde sayabilmektedir. İlk sayıcının clock sinyali ise 555 kare dalga osilatöründen sağlanmaktadır. Böylece kronometremizin sayıcı kısmı tasarlanmış olacaktır. Kare dalga osilatörümüzün frekansı 1 Hz e ayarlanıp sayıcımızın ilk katına uygulandığı zaman saniyede bir tetiklendiği için kronometremizin sayıcı kısmı tasarlanmış olacaktır.
Display Sürücü Katı
Elde ettiğimiz sayıcımızın yaptıklarını yani binary çıkışların bizim güncel hayatta kullandığımız bir şekilde görüntülenebilmesi gerekmektedir. Bunun içinde bir display sürme katının oluşturulması gerekmektedir. Display sürme katı ise 7448 ortak katod display sürücü entegrelerden oluşmaktadır. Sayıcı çıkışları display sürücü entegre girişine uygulanarak seven segment displayler sürücü entegre yardımıyla sürülmektedir. 7448 entegresi sayıcıda oluşan binary çıkışları seven segment displayde görüntülenebilecek uygun bir forma getirir. Sayıcı çıkışında ki 0001 karşılık, display sürücü entegre çıkışında seven segment displayda 1 görüntülenmesini sağlayacak kod oluşturulur. Ve kod seven segment displaya uygulandığında displayda 1 görüntüsü elde edilmiş olur.
Böylelikle de sayıcı çıkışındaki dijital bilgi görsel bir forma çevrilmiş olmaktadır. Artık hem saniye hem de dakikayı tasarlamış bulunmaktayız.
Devremizi tasarladıktan sonra devremizi proteus ve Pspice yardımıyla analiz etme şansına sahibiz. Pspice sınırlı sürüm olduğu için devremizi ilk olarak proteusta denedik ve gayet başarılı bir şekilde çalıştığını gördük.
